Autor der Publikation

Improving Performance of a Path-Based Equivalence Checker Using Counter-Examples.

, , und . VLSID, Seite 377-382. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Verification of Scheduling of Conditional Behaviors in High-Level Synthesis., und . IEEE Trans. Very Large Scale Integr. Syst., 28 (7): 1638-1651 (2020)Benchmarking at the Frontier of Hardware Security: Lessons from Logic Locking., , , , , , , , , und 25 andere Autor(en). CoRR, (2020)Improving Performance of a Path-Based Equivalence Checker Using Counter-Examples., , und . VLSID, Seite 377-382. IEEE, (2019)Register Sharing Verification During Data-Path Synthesis., , , und . ICCTA, Seite 135-140. IEEE Computer Society, (2007)Verification of Scheduling in High-level Synthesis., , , , und . ISVLSI, Seite 141-146. IEEE Computer Society, (2006)A Value Propagation Based Equivalence Checking Method for Verification of Code Motion Techniques., , , und . ISED, Seite 67-71. IEEE, (2012)Arc Model and DDG: Deadlock Avoidance and Detection in Torus NoC., und . IEEE Embed. Syst. Lett., 14 (2): 67-70 (2022)Quantifying Information Leakage for Security Verification of Compiler Optimizations., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 4385-4396 (2022)BLAST: Belling the Black-Hat High-Level Synthesis Tool., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 3661-3672 (2022)TMDS: Temperature-aware Makespan Minimizing DAG Scheduler for Heterogeneous Distributed Systems., , , und . ACM Trans. Design Autom. Electr. Syst., 28 (6): 99:1-99:22 (November 2023)