( en | de | ru )

 

Disambiguierung von "Kim, Nam Sung"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Harmony: Overcoming the hurdles of GPU memory capacity to train massive DNN models on commodity servers.

, , , , und . Proc. VLDB Endow., 15 (11): 2747-2760 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nam-h Kim

Hong-Nam Kim

Nam-Kim Nguyen

Nam-Seog Kim

Jung-Nam Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

VR-scale: runtime dynamic phase scaling of processor voltage regulators for improving power efficiency., , , , und . DAC, Seite 151:1-151:6. ACM, (2016)Bit Serializing a Microprocessor for Ultra-low-power., , , und . ISLPED, Seite 200-205. ACM, (2016)Razor: Circuit-Level Correction of Timing Errors for Low-Power Operation., , , , , , , und . IEEE Micro, 24 (6): 10-20 (2004)Microarchitectural power modeling techniques for deep sub-micron microprocessors., , , , und . ISLPED, Seite 212-217. ACM, (2004)The microarchitecture of a low power register file., und . ISLPED, Seite 384-389. ACM, (2003)Temporal codes in on-chip interconnects., , und . ISLPED, Seite 1-6. IEEE, (2017)Memory scheduling towards high-throughput cooperative heterogeneous computing., , , und . PACT, Seite 331-342. ACM, (2014)Bit-Parallel Vector Composability for Neural Acceleration., , , , und . DAC, Seite 1-6. IEEE, (2020)Quantitative analysis and optimization techniques for on-chip cache leakage power., , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (10): 1147-1156 (2005)An 8.5-Gb/s/Pin 12-Gb LPDDR5 SDRAM With a Hybrid-Bank Architecture, Low Power, and Speed-Boosting Techniques., , , , , , , , , und 18 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 212-224 (2021)