( en | de | ru )

 

Disambiguierung von "Garg, Siddharth"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimizing the Use of Behavioral Locking for High-Level Synthesis.

, , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (2): 462-472 (Februar 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Neil Garg

Siddharth Kaza

Siddharth Hegde

Siddharth Nanguneri

Siddharth Ray

 

Weitere Publikationen von Autoren mit dem selben Namen

TrojanZero: Switching Activity-Aware Design of Undetectable Hardware Trojans with Zero Power and Area Footprint., , , , , , und . CoRR, (2018)System-level process variability analysis and mitigation for 3D MPSoCs., und . DATE, Seite 604-609. IEEE, (2009)On the Impact of Manufacturing Process Variations on the Lifetime of Sensor Networks., und . ACM Trans. Embed. Comput. Syst., 11 (2): 33:1-33:13 (2012)On the impact of manufacturing process variations on the lifetime of sensor networks., und . CODES+ISSS, Seite 203-208. ACM, (2007)Process-Driven Variability Analysis of Single and Multiple Voltage-Frequency Island Latency-Constrained Systems., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (5): 893-905 (2008)Detecting Backdoors in Neural Networks Using Novel Feature-Based Anomaly Detection., , , , und . CoRR, (2020)Bait and Switch: Online Training Data Poisoning of Autonomous Driving Systems., , , und . CoRR, (2020)Fairness via In-Processing in the Over-parameterized Regime: A Cautionary Tale with MinDiff Loss., , , , , und . Trans. Mach. Learn. Res., (2023)Do Not Trust, Verify: A Verifiable Hardware Accelerator for Matrix Multiplication., und . IEEE Embed. Syst. Lett., 12 (3): 70-73 (2020)Optimizing the Use of Behavioral Locking for High-Level Synthesis., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (2): 462-472 (Februar 2023)