( en | de | ru )

 

Disambiguierung von "Chen, Liang-Gee"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An intelligent depth-based obstacle detection system for visually-impaired aid applications.

, , und . WIAMIS, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liang Chen

Liang Chen

Liang Chen

Liang-chi Chen

Yen-liang Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis and Design of On-sensor ECG Processors for Realtime Detection of Cardiac Anomalies Including VF, VT, and PVC., , , , , , , und . J. Signal Process. Syst., 65 (2): 275-285 (2011)A bit-level pipelined VLSI architecture for the running order algorithm., , und . IEEE Trans. Signal Process., 45 (8): 2140-2144 (1997)An Efficient Embedded Bitstream Parsing Processor for MPEG-4 Video Decoding System., , , und . VLSI Signal Processing, 41 (2): 183-191 (2005)VLSI Architecture for Lifting-Based Shape-Adaptive Discrete Wavelet Transform with Odd-Symmetric Filters., , und . VLSI Signal Processing, 40 (2): 175-188 (2005)Pipeline interleaving design for FIR, IIR, and FFT array processors., , und . VLSI Signal Processing, 10 (3): 275-293 (1995)Automatic threshold decision of background registration technique for video segmentation., , , und . VCIP, Volume 4671 von Proceedings of SPIE, Seite 552-563. SPIE, (2002)The Chip Design of A 32-b Logarithmic Number System., , und . ISCAS, Seite 167-170. IEEE, (1994)Analysis and design of macroblock pipelining for H.264/AVC VLSI architecture., , und . ISCAS (2), Seite 273-276. IEEE, (2004)Priority depth fusion for the 2D to 3D conversion system., , , , , und . Three-Dimensional Image Capture and Applications, Volume 6805 von SPIE Proceedings, Seite 680513. SPIE, (2008)A 473 μW wireless 16-channel neural recording SoC with RF energy harvester., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)