( en | de | ru )

 

Disambiguierung von "Li, Hai"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DPATCH: An Adversarial Patch Attack on Object Detectors.

, , , , , und . SafeAI@AAAI, Volume 2301 von CEUR Workshop Proceedings, CEUR-WS.org, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hai Li

Hai Li

Hai-Quing Li

Li Li

Li Li

 

Weitere Publikationen von Autoren mit dem selben Namen

A High-Speed Robust NVM-TCAM Design Using Body Bias Feedback., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 69-74. ACM, (2015)Accurate and Efficient LIF-Nets for 3D Detection and Recognition., , , , und . IEEE Access, (2020)Compressive sensing-based wind speed estimation for low-altitude wind-shear with airborne phased array radar., , , , und . Multidimens. Syst. Signal Process., 29 (2): 719-732 (2018)Simultaneous Consideration of Spatial Deformation and Tensor Orientation in Diffusion Tensor Image Registration Using Local Fast Marching Patterns., , , und . IPMI, Volume 5636 von Lecture Notes in Computer Science, Seite 63-75. Springer, (2009)Identify novel gene signatures in atrial fibrillation by comprehensive bioinformatics analysis., , , , , und . J. Intell. Fuzzy Syst., 46 (2): 5275-5285 (Februar 2024)Guest Editorial: Special Issue on Large-Scale Memristive Systems and Neurochips for Computational Intelligence., , , , , und . IEEE Trans. Emerg. Top. Comput. Intell., 2 (5): 320-323 (2018)Memristor in neuromorphic computing.. SoCC, Seite 294. IEEE, (2012)Unleashing the potential of MLC STT-RAM caches., , , und . ICCAD, Seite 429-436. IEEE, (2013)Learning to Train CNNs on Faulty ReRAM-based Manycore Accelerators., , , , und . ACM Trans. Embed. Comput. Syst., 20 (5s): 55:1-55:23 (2021)An Energy-Efficient GPGPU Register File Architecture Using Racetrack Memory., , , , und . IEEE Trans. Computers, 66 (9): 1478-1490 (2017)