( en | de | ru )

 

Disambiguierung von "Nakano, Hirofumi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Performance Evaluation of Compiler Controlled Power Saving Scheme.

, , , , , , , und . ISHPC, Volume 4759 von Lecture Notes in Computer Science, Seite 480-493. Springer, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tomoyo Nakano

Hirofumi Ishihara

Hirofumi Hosokawa

Hirofumi Kumazawa

Hirofumi Ueda

 

Weitere Publikationen von Autoren mit dem selben Namen

Bolt Tightening Using Impact Wrench Based on Neural Networks., , , und . J. Robotics Mechatronics, 12 (6): 706-711 (2000)A Parallelizing Compiler Cooperative Heterogeneous Multicore Processor Architecture., , , , , , , und . Trans. High Perform. Embed. Archit. Compil., (2011)Bolt tightening control using neural networks., , und . SMC, Seite 1390-1395. IEEE, (2001)Parallelization with Automatic Parallelizing Compiler Generating Consumer Electronics Multicore API., , , , , , , und . ISPA, Seite 600-607. IEEE Computer Society, (2008)Dependable SRAM with enhanced read-/write-margins by fine-grained assist bias control for low-voltage operation., , , , , , und . SoCC, Seite 519-524. IEEE, (2010)A 40-nm resilient cache memory for dynamic variation tolerance with bit-enhancing memory and on-chip diagnosis structures delivering ×91 failure rate improvement., , , , , , , , , und 4 andere Autor(en). ISQED, Seite 16-23. IEEE, (2014)Multigrain Automatic Parallelization in Japanese Millennium Project IT21 Advanced Parallelizing Compiler., , , , , , , , , und . PARELEC, Seite 105-111. IEEE Computer Society, (2002)Performance Evaluation of Compiler Controlled Power Saving Scheme., , , , , , , und . ISHPC, Volume 4759 von Lecture Notes in Computer Science, Seite 480-493. Springer, (2005)A stable chip-ID generating physical uncloneable function using random address errors in SRAM., , , , , , und . SoCC, Seite 143-147. IEEE, (2012)A 12-ps-resolution digital variable-delay macro cell on GaAs 100 K-gates gate array using a meshed air bridge structure., , , , , , , und . IEEE J. Solid State Circuits, 34 (1): 33-41 (1999)