Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Thermal-Aware Fixed-Outline Floorplanning Using Analytical Models With Thermal-Force Modulation., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (5): 985-997 (2021)A Low-Cost Programmable Memory BIST Design for Multiple Memory Instances., , , , , , und . ITC, Seite 1. IEEE Computer Society, (2008)Synthesis of Multi-Variable MVL Funtions Using Hybrid Mode CMOS Logic., und . ISMVL, Seite 35-41. IEEE Computer Society, (1994)Intelligent Policy Selection for GPU Warp Scheduler., , , , und . AICAS, Seite 302-303. IEEE, (2019)Clock Skew Minimization in Multi-Voltage Mode Designs Using Adjustable Delay Buffers., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (12): 1921-1930 (2010)Fast Steady-State Thermal Analysis., , , , , und . ISOCC, Seite 15-16. IEEE, (2018)A Behavior-Level Fault Model for the Closed-Loop Operational Amplifier., , , und . J. Inf. Sci. Eng., 16 (5): 751-766 (2000)A fast thermal-aware fixed-outline floorplanning methodology based on analytical models., , , , , , und . ICCAD, Seite 1:1-1:8. ACM, (2018)Value assignment of adjustable delay buffers for clock skew minimization in multi-voltage mode designs., , , , und . ICCAD, Seite 535-538. ACM, (2009)Crosstalk Fault Detection for Interconnection Lines Based on Path Delay Inertia Principle., , , und . Asian Test Symposium, Seite 106-111. IEEE Computer Society, (2005)