( en | de | ru )

 

Disambiguierung von "Rajski, Janusz"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Enhancing Delay Fault Coverage through Low Power Segmented Scan.

, , , , und . European Test Symposium, Seite 21-28. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janusz Panzer

Janusz Rat

Janusz Gatniejewski

Janusz Bogdanowicz

Janusz Surzykiewicz

 

Weitere Publikationen von Autoren mit dem selben Namen

On Linear Dependencies in Subspaces of LFSR-Generated Sequences., und . IEEE Trans. Computers, 45 (10): 1212-1216 (1996)Built-In Self-Test for Systems on Silicon., , und . VLSI Design, Seite 609-610. IEEE Computer Society, (1999)High Performance Dense Ring Generators., , , und . IEEE Trans. Computers, 55 (1): 83-87 (2006)Embedded deterministic test points for compact cell-aware tests., , , , , , , , , und . ITC, Seite 1-8. IEEE, (2015)Self-test methodology for at-speed test of crosstalk in chip interconnects., , und . DAC, Seite 619-624. ACM, (2000)On Using Implied Values in EDT-based Test Compression., , , , und . DAC, Seite 11:1-11:6. ACM, (2014)EDT Bandwidth Management in SoC Designs., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (12): 1894-1907 (2012)Embedded deterministic test., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (5): 776-792 (2004)Hardware Protection via Logic Locking Test Points., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3020-3030 (2018)Ring generators - new devices for embedded test applications., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (9): 1306-1320 (2004)