( en | de | ru )

 

Disambiguierung von "Cheng, Yuanqing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power Supply Noise Aware Task Scheduling on Homogeneous 3D MPSoCs Considering the Thermal Constraint.

, , , , und . J. Comput. Sci. Technol., 33 (5): 966-983 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yuanqing Gao

Yuanqing Guo

Cheng-Yung Cheng

Ying Min Cheng

I-Fen Cheng

 

Weitere Publikationen von Autoren mit dem selben Namen

Carbon Nanotube SRAM in 5-nm Technology Node Design, Optimization, and Performance Evaluation - Part II: CNT Interconnect Optimization., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 30 (4): 440-448 (2022)Zero-skew Clock Network Synthesis for Monolithic 3D ICs with Minimum Wirelength., , und . ACM Great Lakes Symposium on VLSI, Seite 399-404. ACM, (2020)AES design improvement towards information safety., , , , , , , und . ISCAS, Seite 1706-1709. IEEE, (2016)OPT: Optimal Proposal Transfer for Efficient Yield Optimization for Analog and SRAM Circuits., , , , und . ICCAD, Seite 1-9. IEEE, (2023)PDG: A Prefetcher for Dynamic Graph Updating., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (4): 1246-1259 (April 2024)DOVA: A Dynamic Overwriting Voltage Adjustment for STT-RAM L1 Cache., , , , und . ISQED, Seite 408-414. IEEE, (2020)ODESY: a novel 3T-3MTJ cell design with optimized area DEnsity, scalability and latencY., , , , und . ICCAD, Seite 118. ACM, (2016)TOTAL: Multi-Corners Timing Optimization Based on Transfer and Active Learning., , , , , , und . DAC, Seite 1-6. IEEE, (2023)Quantitative evaluation of reliability and performance for STT-MRAM., , , , , , und . ISCAS, Seite 1150-1153. IEEE, (2016)Multicorner Timing Analysis Acceleration for Iterative Physical Design of ICs., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (7): 2151-2162 (Juli 2024)