Autor der Publikation

Area-Efficient Arithmetic Expression Evaluation Using Deeply Pipelined Floating-Point Cores.

, , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (2): 167-176 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Area-Efficient Evaluation of a Class of Arithmetic Expressions Using Deeply Pipelined Floating-Point Cores., , und . ERSA, Seite 119-128. CSREA Press, (2005)Scalable and Modular Algorithms for Floating-Point Matrix Multiplication on FPGAs., und . IPDPS, IEEE Computer Society, (2004)Energy Performance of Floating-Point Matrix Multiplication on FPGAs., und . ERSA, Seite 316. CSREA Press, (2004)High-Performance Reduction Circuits Using Deeply Pipelined Operators on FPGAs., , und . IEEE Trans. Parallel Distributed Syst., 18 (10): 1377-1392 (2007)Designing Scalable FPGA-Based Reduction Circuits Using Pipelined Floating-Point Cores., , und . IPDPS, IEEE Computer Society, (2005)High-Performance Designs for Linear Algebra Operations on Reconfigurable Hardware., und . IEEE Trans. Computers, 57 (8): 1057-1071 (2008)High Performance Linear Algebra Operations on Reconfigurable Systems., und . SC, Seite 2. IEEE Computer Society, (2005)Load Balancing in Distributed Web Server Systems with Partial Document Replication., , und . ICPP, Seite 305-314. IEEE Computer Society, (2002)Hardware/Software Co-Design for Matrix Computations on Reconfigurable Computing Systems., und . IPDPS, Seite 1-10. IEEE, (2007)Analysis of High-Performance Floating-Point Arithmetic on FPGAs., , , und . IPDPS, IEEE Computer Society, (2004)