Autor der Publikation

Fault diagnosis in scan-based BIST using both time and space information.

, , und . ITC, Seite 95-102. IEEE Computer Society, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Test data compression using dictionaries with selective entries and fixed-length indices., , und . ACM Trans. Design Autom. Electr. Syst., 8 (4): 470-490 (2003)Using asymmetric layer repair capability to reduce the cost of yield enhancement in 3D stacked memories., , und . VLSI-SoC, Seite 195-200. IEEE, (2012)An efficient test vector compression scheme using selective Huffman coding., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (6): 797-806 (2003)Selective Checksum based On-line Error Correction for RRAM based Matrix Operations., und . VTS, Seite 1-6. IEEE, (2020)A Graph Theory Approach towards IJTAG Security via Controlled Scan Chain Isolation., und . VTS, Seite 1-6. IEEE, (2019)X-canceling MISR - An X-tolerant methodology for compacting output responses with unknowns using a MISR.. ITC, Seite 1-10. IEEE Computer Society, (2007)Synthesis of nonintrusive concurrent error detection using an even error detecting function., und . ITC, Seite 8. IEEE Computer Society, (2005)Improving test compression with scan feedforward techniques., und . ITC, Seite 1-10. IEEE Computer Society, (2014)Low-power weighted pseudo-random BIST using special scan cells., , , und . ACM Great Lakes Symposium on VLSI, Seite 86-91. ACM, (2004)A Low Cost Approach for Detecting, Locating, and Avoiding Interconnect Faults in FPGA-Based Reconfigurable Systems., und . VLSI Design, Seite 266-269. IEEE Computer Society, (1999)