( en | de | ru )

 

Disambiguierung von "Lu, Shih-Lien"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An FPGA-based Pentium in a complete desktop system.

, , , , und . FPGA, Seite 53-59. ACM, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lien

Yichang Shih

Shih-En Shih

Lu Lu

Abdel-Fattah Shihada

 

Weitere Publikationen von Autoren mit dem selben Namen

A High Performance, Low Energy, Compact Masked 128-Bit AES in 22nm CMOS Technology., und . VLSI-DAT, Seite 1-4. IEEE, (2019)An FPGA Approach to Quantifying Coherence Traffic Efficiency on Multiprocessor Systems., , und . FPL, Seite 47-53. IEEE, (2007)Research accelerator for multiple processors., , , , , , , , , und . Hot Chips Symposium, Seite 1-42. IEEE, (2006)Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops., , , , , , , , , und 1 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)Remapping NUCA: Improving NUCA Cache's Power Efficiency., , , , , , und . HPCC/CSS/ICESS, Seite 38-41. IEEE, (2014)Small cache lookaside table for fast DRAM cache access., , , und . IPCCC, Seite 1-10. IEEE Computer Society, (2016)Improving the reliability of on-chip data caches under process variations., , , und . ICCD, Seite 325-332. IEEE, (2007)Sandbox Prefetching: Safe run-time evaluation of aggressive prefetchers., , , , , , , , und . HPCA, Seite 626-637. IEEE Computer Society, (2014)Fine-Grained Redundancy in Adders., , , und . ISQED, Seite 317-321. IEEE Computer Society, (2007)Integrating formal verification and high-level processor pipeline synthesis., , , und . SASP, Seite 22-29. IEEE Computer Society, (2011)