( en | de | ru )

 

Disambiguierung von "Cibrario, Gerald"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3D Process Design Kit generator based on customizable 3D layout design environment.

, , , , , , , und . 3DIC, Seite 1-5. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gerald Erb

Gerald Kirsch

Gerald Pape

Gerald Klöpsch

Gerald Faller

 

Weitere Publikationen von Autoren mit dem selben Namen

A comprehensive study of monolithic 3D cell on cell design using commercial 2D tool., , , , , , , , , und 6 andere Autor(en). DATE, Seite 1192-1196. ACM, (2015)From 2D to Monolithic 3D: Design Possibilities, Expectations and Challenges., , , , , , , , , und 2 andere Autor(en). ISPD, Seite 127. ACM, (2015)Transistor Temperature Deviation Analysis in Monolithic 3D Standard Cells., , , , , , , , , und 2 andere Autor(en). ISVLSI, Seite 539-544. IEEE Computer Society, (2017)Recent advances in 3D VLSI integration., , , , , , , , , und 7 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2016)3D FPGA using high-density interconnect Monolithic Integration., , , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)From 2D to monolithic 3D predictive design platform: An innovative migration methodology for benchmark purpose., , , , , , , , und . 3DIC, Seite 1-5. IEEE, (2016)A 3D Process Design Kit generator based on customizable 3D layout design environment., , , , , , , und . 3DIC, Seite 1-5. IEEE, (2013)Merging PDKs to Build a Design Environment for 3D Circuits: Methodology, Challenges and Limitations., , , , , , und . 3DIC, Seite 1-5. IEEE, (2019)Area and Cost Analysis of the Mixed Signal Circuits in a Novel Monolithic 3D Process., , , , und . MWSCAS, Seite 704-707. IEEE, (2021)Impact of intermediate BEOL technology on standard cell performances of 3D VLSI., , , , , , , , , und 3 andere Autor(en). ESSDERC, Seite 218-221. IEEE, (2016)