( en | de | ru )

 

Disambiguierung von "Singh, Adit D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fault Tolerance in VLSI Circuits.

, und . Computer, 23 (7): 73-83 (1990)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Adit Ranadive

Somak Aditya

Dendy Adityawarman

Noviandi Meta Adityawarman

Arunoday Singh

 

Weitere Publikationen von Autoren mit dem selben Namen

An IDDQ sensor for concurrent timing error detection., , und . IEEE J. Solid State Circuits, 33 (10): 1545-1550 (1998)A Modular Fault-Tolerant Binary Tree Architecture with Short Links., und . IEEE Trans. Computers, 40 (7): 882-890 (1991)Test application time minimization for RAS using basis optimization of column decoder., , , , und . ISCAS, Seite 2614-2617. IEEE, (2010)Special session: Hot topics: Statistical test methods., , , , , und . VTS, Seite 1-2. IEEE Computer Society, (2015)Exploiting path delay test generation to develop better TDF tests for small delay defects., , , und . ITC, Seite 1-10. IEEE, (2017)Estimating Operational Age of an Integrated Circuit., , , und . J. Electron. Test., 37 (1): 25-40 (2021)Aging-Resilient SRAM-based True Random Number Generator for Lightweight Devices., , und . J. Electron. Test., 36 (3): 301-311 (2020)Scan based two-pattern tests: should they target opens instead of TDFs?. LATS, Seite 1-2. IEEE Computer Society, (2015)Silent Data Errors: Sources, Detection, and Modeling., , , und . VTS, Seite 1-12. IEEE, (2023)Delay Test Scan Flip-Flop: DFT for High Coverage Delay Testing., und . VLSI Design, Seite 763-768. IEEE Computer Society, (2007)