( en | de | ru )

 

Disambiguierung von "Chen, Yongzhen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
0.7-6 GHz Programable Gain Push-Pull Driver PA Based on Dual-Loop Biases.

, , , , und . APCCAS, Seite 213-216. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chen Chen

Chen Chen

Shih Chen Chen

Yi-Chen Chen

Chen-Loung Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

A background time-skew calibration technique in flash-assisted time-interleaved SAR ADCs., , , , und . ASICON, Seite 295-298. IEEE, (2017)Effective Gain Analysis and Statistic Based Calibration for Ring Amplifier With Robustness to PVT Variation., , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (2): 304-308 (2022)A 71dB DC Gain, 0.1% THD, 0.5-V Bulk-Driven Class-AB OTA Achieved by Novel CMFB Methods., , , und . MWSCAS, Seite 6-9. IEEE, (2021)A 7.8 fJ/conversion-step 9-bit 400-MS/s single-channel SAR ADC with fast control logic., , , und . APCCAS, Seite 42-45. IEEE, (2018)A 200MS/s, 11 bit SAR-assisted pipeline ADC with bias-enhanced ring amplifier., , , , und . ISCAS, Seite 1-4. IEEE, (2017)An 11b 80MS/s SAR ADC With Speed-Enhanced SAR Logic and High-Linearity CDAC., , , , und . APCCAS, Seite 18-21. IEEE, (2018)An Area-Efficient Multi-Rate Digital Decimator., , , und . ASICON, Seite 1-4. IEEE, (2019)High Linear Ring Amplifier Design with Analysis on Settling Procedures., und . ASICON, Seite 1-4. IEEE, (2019)An 8.2 fJ/conversion-step 9-bit 135 MS/s SAR ADC with redundant methods for acceleration., , und . Microelectron. J., (2018)A Foreground LSB-Based Capacitor Mismatch Calibration Method in An 18-bit SAR ADC., , , und . ISCAS, Seite 1-5. IEEE, (2023)