( en | de | ru )

 

Disambiguierung von "Bhattacharyya, Shuvra S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DSP Address Optimization Using Evolutionary Algorithms.

, , , , und . SCOPES, Volume 136 von ACM International Conference Proceeding Series, Seite 91-98. (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Somnath Bhattacharyya

Abinaschchandra Bhattacharyya

Arnab Bhattacharyya

Rameswar Bhattacharyya

Jyotirmay Bhattacharyya

 

Weitere Publikationen von Autoren mit dem selben Namen

Communication strategies for shared-bus embedded multiprocessors., und . EMSOFT, Seite 21-24. ACM, (2005)Toward Efficient Many-core Scheduling of Partial Expansion Graphs., , , und . SCOPES, Seite 100-103. ACM, (2018)Guest Editorial., , und . VLSI Signal Processing, 40 (1): 5-6 (2005)Partial expansion of dataflow graphs for resource-aware scheduling of multicore signal processing systems., , , und . ACSSC, Seite 385-392. IEEE, (2014)Constant-rate clock recovery and jitter measurement on deep memory waveforms using dataflow., , und . I2MTC, Seite 1590-1595. IEEE, (2015)A novel view synthesis approach based on view space covering for gait recognition., , , und . Neurocomputing, (2021)Efficient Model Solving for Markov Decision Processes., , und . ISCC, Seite 1-5. IEEE, (2020)Passive-Active Flowgraphs for Efficient Modeling and Design of Signal Processing Systems., , , , und . J. Signal Process. Syst., 92 (10): 1133-1151 (2020)Evolutionary Algorithm Based Exploration of Software Schedules for Digital Signal Processors, , und . Proceedings of the Genetic and Evolutionary Computation Conference, 2, Seite 1762--1770. Orlando, Florida, USA, Morgan Kaufmann, (13-17 July 1999)Synthesis of Embedded Software from Synchronous Dataflow Specifications., , und . VLSI Signal Processing, 21 (2): 151-166 (1999)