( en | de | ru )

 

Disambiguierung von "Devadas, Srinivas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Sanctorum: A lightweight security monitor for secure enclaves.

, , , , , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vinay Devadas

Deepika Devadas

Srinivas Jagarlamudi

Srinivas Yarlanki

Girish Srinivas

 

Weitere Publikationen von Autoren mit dem selben Namen

Logic verification algorithms and their parallel implementation., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 8 (2): 181-189 (1989)Topological Optimization of Multiple-Level Array Logic., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 6 (6): 915-941 (1987)Code density optimization for embedded DSP processors using data compression techniques., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 17 (7): 601-608 (1998)A unified approach to the synthesis of fully testable sequential machines., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (1): 39-50 (1991)Irredundant sequential machines via optimal logic synthesis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 9 (1): 8-18 (1990)Addendum to "Synthesis of robust delay-fault testable circuits: Theory"., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 15 (4): 445-446 (1996)Verification of relations between synchronous machines., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 12 (12): 1947-1959 (1993)Analysis and Evaluation of Address Arithmetic Capabilities in Custom DSP Architectures., , und . Des. Autom. Embed. Syst., 4 (1): 5-22 (1999)Access-controlled resource discovery in pervasive networks., , , , und . Concurr. Pract. Exp., 16 (11): 1099-1120 (2004)AEGIS: A single-chip secure processor., , und . Inf. Secur. Tech. Rep., 10 (2): 63-73 (2005)