Autor der Publikation

IDAP: a tool for high-level power estimation of custom array structures.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (9): 1361-1369 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

IDAP: a tool for high-level power estimation of custom array structures., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (9): 1361-1369 (2004)TRAM: A tool for Temperature and Reliability Aware Memory Design., , , , , , und . DATE, Seite 340-345. IEEE, (2009)Common-case computation: a high-level energy and performance optimization technique., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (1): 33-49 (2004)Clock selection for performance optimization of control-flowintensive behaviors., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (1): 158-165 (2001)Memory binding for performance optimization of control-flow intensive behaviors., , und . ICCAD, Seite 482-488. IEEE Computer Society, (1999)Analytical models for leakage power estimation of memory array structures., , , und . CODES+ISSS, Seite 146-151. ACM, (2004)Clock Selection for Performance Optimization of Control-Flow Intensive Behaviors., und . VLSI Design, Seite 523-529. IEEE Computer Society, (2000)Leakage power analysis and reduction during behavioral synthesis., und . IEEE Trans. Very Large Scale Integr. Syst., 10 (6): 876-885 (2002)High-level synthesis of low-power control-flow intensive circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (12): 1715-1729 (1999)Fast high-level power estimation for control-flow intensive design., , und . ISLPED, Seite 299-304. ACM, (1998)