( en | de | ru )

 

Disambiguierung von "Calazans, Ney Laert Vilar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Sleep convention logic isochronic fork: an analysis.

, , , und . SBCCI, Seite 103-109. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Loreto Vilar

Ignazio Vilardi

Fabio Vilardi

Sisi Alexandra Vilardi

David Vilar Torres

 

Weitere Publikationen von Autoren mit dem selben Namen

Return-to-one protocol for reducing static power in C-elements of QDI circuits employing m-of-n codes., , und . SBCCI, Seite 1-6. IEEE, (2012)Design and Analysis of Testable Mutual Exclusion Elements., , , , , , und . ASYNC, Seite 124-131. IEEE Computer Society, (2015)Blade - A Timing Violation Resilient Asynchronous Template., , , , , , , , , und . ASYNC, Seite 21-28. IEEE Computer Society, (2015)Analysis and Design of Delay Lines for Dynamic Voltage Scaling Applications., , , , , und . ASYNC, Seite 11-18. IEEE Computer Society, (2016)A design flow for physical synthesis of digital cells with ASTRAN., , , , und . ACM Great Lakes Symposium on VLSI, Seite 245-246. ACM, (2014)The HF-RISC processor: Performance assessment., , , und . LASCAS, Seite 95-98. IEEE, (2016)Rate-based scheduling policy for QoS flows in networks on chip., und . VLSI-SoC, Seite 140-145. IEEE, (2007)Evaluating the robustness of secure triple track logic through prototyping., , , , , und . SBCCI, Seite 193-198. ACM, (2008)Design and analysis of the HF-RISC processor targeting voltage scaling applications., , , , , , und . SBCCI, Seite 1-6. IEEE, (2016)Automated Synthesis of Cell Libraries for Asynchronous Circuits., , , , und . SBCCI, Seite 16:1-16:7. ACM, (2014)