( en | de | ru )

 

Disambiguierung von "Jiang, Jianfei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel Architecture Design for Output Significance Aligned Flow with Adaptive Control in ReRAM-based Neural Network Accelerator.

, , , , , und . ACM Trans. Design Autom. Electr. Syst., 27 (6): 57:1-57:22 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jianfei Kralle

Jianfei Wang

Jianfei Wei

Qiu Jiang

Ping Jiang

 

Weitere Publikationen von Autoren mit dem selben Namen

Analog-to-digital converter based on single-electron tunneling transistors., , , und . IEEE Trans. Very Large Scale Integr. Syst., 12 (11): 1209-1213 (2004)Design and Implementation of Flexible Dual-Mode Soft-Output MIMO Detector With Channel Preprocessing., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (11): 2706-2717 (2015)Reducing Memory Access Conflicts with Loop Transformation and Data Reuse on Coarse-grained Reconfigurable Architecture., , , , , und . DATE, Seite 124-129. IEEE, (2021)A Hierarchical Communication Algorithm for Distributed Deep Learning Training., , , , , , und . MWSCAS, Seite 526-530. IEEE, (2023)Pipeline Balancing for Integrated Mapping in High Performance Spatial Programmable Architecture., , , , , , , und . FPL, Seite 116-122. IEEE, (2023)A CPU-FPGA Based Heterogeneous Accelerator for RepVGG., , , , , , und . ASICON, Seite 1-4. IEEE, (2021)Decoupling the Multi-Rate Dataflow Execution in Coarse-Grained Reconfigurable Array., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)Design of a high voltage stimulator chip for a stroke rehabilitation system., , , , , , , und . EMBC, Seite 834-837. IEEE, (2013)Bridge-NDP: Achieving Efficient Communication-Computation Overlap in Near Data Processing with Bridge Architecture., , , , und . ASPDAC, Seite 460-465. IEEE, (2024)Subgraph Decoupling and Rescheduling for Increased Utilization in CGRA Architecture., , , , , , und . DATE, Seite 1394-1399. IEEE, (2021)