Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An 802.11ax 4 × 4 High-Efficiency WLAN AP Transceiver SoC Supporting 1024-QAM With Frequency-Dependent IQ Calibration and Integrated Interference Analyzer.

S. Kawai, R. Ito, K. Nakata, Y. Shimizu, M. Nagata, T. Takeuchi, H. Kobayashi, K. Ikeuchi, T. Kato, Y. Hagiwara, Y. Fujimura, K. Yoshioka, S. Saigusa, H. Yoshida, M. Arai, T. Yamagishi, H. Kajihara, K. Horiuchi, H. Yamada, T. Suzuki, Y. Ando, K. Nakanishi, K. Ban, M. Sekiya, Y. Egashira, T. Aoki, K. Onizuka, und T. Mitomo. IEEE J. Solid State Circuits, 53 (12): 3688-3699 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kentaro Harada

Kentaro Kusumi

Riohei Yoshioka

Kentaro Azuma

Kentaro Zens

Weitere Publikationen von Autoren mit dem selben Namen

An 802.11ax 4 × 4 High-Efficiency WLAN AP Transceiver SoC Supporting 1024-QAM With Frequency-Dependent IQ Calibration and Integrated Interference Analyzer.S. Kawai, R. Ito, K. Nakata, Y. Shimizu, M. Nagata, T. Takeuchi, H. Kobayashi, K. Ikeuchi, T. Kato, Y. Hagiwara und 18 andere Autor(en). IEEE J. Solid State Circuits, 53 (12): 3688-3699 (2018)VCO-Based Comparator: A Fully Adaptive Noise Scaling Comparator for High-Precision and Low-Power SAR ADCs.K. Yoshioka. IEEE Trans. Very Large Scale Integr. Syst., 29 (12): 2143-2152 (2021)HALO-CAT: A Hidden Network Processor with Activation-Localized CIM Architecture and Layer-Penetrative Tiling.Y. Chen, S. Ando, D. Fujiki, S. Takamaeda-Yamazaki, und K. Yoshioka. CoRR, (2023)PhaseMAC: A 14 TOPS/W 8bit GRO Based Phase Domain MAC Circuit for in-Sensor-Computed Deep Learning Accelerators.K. Yoshioka, Y. Toyama, K. Ban, D. Yashima, S. Maya, A. Sai, und K. Onizuka. VLSI Circuits, Seite 263-264. IEEE, (2018)A 2D-SPAD Array and Read-Out AFE for Next-Generation Solid-State LiDAR.T. Ta, H. Kubota, K. Kokubun, T. Sugimoto, M. Hirono, M. Sengoku, H. Katagiri, H. Okuni, S. Kondo, S. Ohtsuka und 8 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)A 4-10 bit, 0.4-1 V Power Supply, Power Scalable Asynchronous SAR-ADC in 40 nm-CMOS with Wide Supply Voltage Range SAR Controller.A. Shikata, R. Sekimoto, K. Yoshioka, T. Kuroda, und H. Ishikuro. IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (2): 443-452 (2013)A 4.6-400 K Functional Ringamp-Based 250 MS/s 12 b Pipelined ADC With PVT-Robust Unity-Gain-Frequency-Aware Bias Calibration.K. Yamashita, B. Hershberg, K. Yoshioka, und H. Ishikuro. IEEE J. Solid State Circuits, 59 (3): 740-752 (März 2024)Revisiting LiDAR Spoofing Attack Capabilities against Object Detection: Improvements, Measurement, and New Attack.T. Sato, Y. Hayakawa, R. Suzuki, Y. Shiiki, K. Yoshioka, und Q. Chen. CoRR, (2023)28.7 A 0.7V 12b 160MS/s 12.8fJ/conv-step pipelined-SAR ADC in 28nm CMOS with digital amplifier technique.K. Yoshioka, T. Sugimoto, N. Waki, S. Kim, D. Kurose, H. Ishii, M. Furuta, A. Sai, und T. Itakura. ISSCC, Seite 478-479. IEEE, (2017)A 0.5-V 5.2-fJ/Conversion-Step Full Asynchronous SAR ADC With Leakage Power Reduction Down to 650 pW by Boosted Self-Power Gating in 40-nm CMOS.R. Sekimoto, A. Shikata, K. Yoshioka, T. Kuroda, und H. Ishikuro. IEEE J. Solid State Circuits, 48 (11): 2628-2636 (2013)

BibSonomy

Disambiguierung von "Yoshioka, Kentaro"