( en | de | ru )

 

Disambiguierung von "Seznec, André"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Code Cloning Tracing: A "Pay per Trace" Approach.

, , , und . Euro-Par, Volume 1685 von Lecture Notes in Computer Science, Seite 1265-1268. Springer, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janina Seznec

Karl Wilhelm Andrée

Emil Andrée

Gustav André

Michael André

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards a large number of pipeline processors in a tightly coupled multiprocessor using no cache., und . ICS, Seite 611-620. ACM, (1988)A Case for Partial Co-allocation Constraints in Compressed Caches., und . SAMOS, Volume 13227 von Lecture Notes in Computer Science, Seite 65-77. Springer, (2021)Speculative software management of datapath-width for energy optimization., , , und . LCTES, Seite 78-87. ACM, (2004)Sequential and Parallel Code Sections are Different: they may require different Processors., und . PARMA-DITAM@HiPEAC, Seite 13-18. ACM, (2015)The L-TAGE Branch Predictor.. J. Instruction-Level Parallelism, (2007)Out-of-Order Execution may not be Cost-Effective on Processors Featuring Simultaneous Multithreading., und . HPCA, Seite 64-67. IEEE Computer Society, (1999)BADCO: Behavioral Application-Dependent Superscalar Core model., , und . ICSAMOS, Seite 58-67. IEEE, (2012)Tarantula: A Vector Extension to the Alpha Architecture., , , , , , , , , und 1 andere Autor(en). ISCA, Seite 281-292. IEEE Computer Society, (2002)Dynamic Inter-Thread Vectorization Architecture: Extracting DLP from TLP., , , und . SBAC-PAD, Seite 18-25. IEEE Computer Society, (2016)IATO: A Flexible EPIC Simulation Environment., und . SBAC-PAD, Seite 58-65. IEEE Computer Society, (2004)