( en | de | ru )

 

Disambiguierung von "Amerasekera, Ajith"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Session 10 overview: Advanced wireline techniques and PLLs: Wireline subcommittee.

, und . ISSCC, Seite 174-175. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ajith Parameswaran

Jisesh Ajitha Sethunadh

 

Weitere Publikationen von Autoren mit dem selben Namen

Concurrent Optimization of Technology and Design for Nano CMOS.. VLSI Design, Seite 27. IEEE Computer Society, (2007)A Robust Digital Delay Line Architecture in a 0.13µm CMOS Technology Node for Reduced Design and Process Sensitivities., , , , , und . ISQED, Seite 148-153. IEEE Computer Society, (2002)Ultra low power electronics in the next decade.. ISLPED, Seite 237-238. ACM, (2010)ESD: a pervasive reliability concern for IC technologies., und . Proc. IEEE, 81 (5): 690-702 (1993)ES2: Data centers to support tomorrow's cloud., , und . ISSCC, Seite 523. IEEE, (2014)A 12.5Gb/s SerDes in 65nm CMOS Using a Baud-Rate ADC with Digital Receiver Equalization and Clock Recovery., , , , , , , , , und 15 andere Autor(en). ISSCC, Seite 436-591. IEEE, (2007)The Changing Design Landscape.. IEEE Des. Test Comput., 25 (4): 333 (2008)Session 10 overview: Advanced wireline techniques and PLLs: Wireline subcommittee., und . ISSCC, Seite 174-175. IEEE, (2015)Session 3 overview: Ultra-high-speed wireline transceivers and energy-efficient links., und . ISSCC, Seite 54-55. IEEE, (2016)ES3: High-speed communications on 4 wheels: What's in your next car?, und . ISSCC, Seite 515. IEEE, (2013)