( en | de | ru )

 

Disambiguierung von "Panda, Rajendran"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Noise propagation and failure criteria for VLSI designs.

, , , , , , , und . ICCAD, Seite 587-594. ACM / IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chitra Rajendran

Vidyalakshmi Rajendran

Satyananda Panda

Ranjithkumar Rajendran

Lawrence Rajendran

 

Weitere Publikationen von Autoren mit dem selben Namen

Impact of stress-induced backflow on full-chip electromigration risk assessment., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (6): 1038-1046 (2006)Optimal placement of power-supply pads and pins., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (1): 144-154 (2006)Coupling Noise., , und . Handbook of Algorithms for Physical Design Automation, Auerbach Publications, (2008)Guest Editorial: Special Issue on VLSI Design and Embedded Systems., und . Int. J. Parallel Program., 38 (3-4): 183-184 (2010)Stand-by Power Minimization Through Simultaneous Threshold Voltage Selection and Circuit Sizing., , , , , , und . DAC, Seite 436-441. ACM Press, (1999)Stochastic Power Grid Analysis Considering Process Variations, , , und . CoRR, (2007)Worst case clock skew under power supply variations., , , , , , und . Timing Issues in the Specification and Synthesis of Digital Systems, Seite 22-28. ACM, (2002)Signal integrity management in an SoC physical design flow., , , und . ISPD, Seite 39-46. ACM, (2003)On-Chip Decoupling Capacitance and P/G Wire Co-optimization for Dynamic Noise., , , , , , , und . DAC, Seite 162-167. IEEE, (2007)A stochastic approach To power grid analysis., , , , und . DAC, Seite 171-176. ACM, (2004)