( en | de | ru )

 

Disambiguierung von "Ravishankar, Chirag"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modular and Lean Architecture with Elasticity for Sparse Matrix Vector Multiplication on FPGAs.

, , , , , , und . FCCM, Seite 133-143. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chirag Ashokkumar Jhala

Ravishankar Bhaskarrao Borgaonkar

 

Weitere Publikationen von Autoren mit dem selben Namen

Raising FPGA Logic Density Through Synthesis-Inspired Architecture., , und . IEEE Trans. Very Large Scale Integr. Syst., 20 (3): 537-550 (2012)Modular and Lean Architecture with Elasticity for Sparse Matrix Vector Multiplication on FPGAs., , , , , , und . FCCM, Seite 133-143. IEEE, (2023)EmPower: FPGA based rapid prototyping of dynamic power management algorithms for multi-processor systems on chip., , , und . FPL, Seite 41-48. IEEE, (2012)FPGA power reduction by guarded evaluation., und . FPGA, Seite 157-166. ACM, (2010)EmPower: FPGA based emulation of dynamic power management algorithms for multi-core systems on chip (abstract only)., , , und . FPGA, Seite 266. ACM, (2012)Xilinx Adaptive Compute Acceleration Platform: VersalTM Architecture., , , und . FPGA, Seite 84-93. ACM, (2019)Analysis and evaluation of greedy thread swapping based dynamic power management for MPSoC platforms., , , und . ISQED, Seite 617-624. IEEE, (2012)Parallel FPGA technology mapping using multi-core architectures., und . CCECE, Seite 274-279. IEEE, (2011)FPGA power reduction by guarded evaluation considering physical information., , und . VLSI-SoC, Seite 271-274. IEEE, (2012)IIBLAST: Speeding Up Commercial FPGA Routing by Decoupling and Mitigating the Intra-CLB Bottleneck., , , , und . ICCAD, Seite 1-9. IEEE, (2023)