( en | de | ru )

 

Disambiguierung von "Kumaki, Takeshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Acceleration of arithmetic processing with CAM-based massive-parallel SIMD matrix core.

, , , , und . MWSCAS, Seite 486-489. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Takeshi Morita

Takeshi Morita

Takeshi Imamura

Takeshi Omori

Takeshi Yasui

 

Weitere Publikationen von Autoren mit dem selben Namen

Cipher-destroying and secret-key-emitting hardware Trojan against AES core., , und . MWSCAS, Seite 408-411. IEEE, (2013)Development of effective information-hiding method for embedded systems., , , , und . MWSCAS, Seite 1298-1301. IEEE, (2013)Acceleration of DCT Processing with Massive-Parallel Memory-Embedded SIMD Matrix Processor., , , , , , , , und . IEICE Trans. Inf. Syst., 90-D (8): 1312-1315 (2007)Real-Time Huffman Encoder with Pipelined CAM-Based Data Path and Code-Word-Table Optimizer., , , , , , , , und . IEICE Trans. Inf. Syst., 90-D (1): 334-345 (2007)Evaluation of advanced pixel-level snakes on cellular hardware platform., , , , , und . NEWCAS, Seite 1-4. IEEE, (2013)Scalable FPGA/ASIC Implementation Architecture for Parallel Table-Lookup-Coding Using Multi-Ported Content Addressable Memory., , , , und . IEICE Trans. Inf. Syst., 90-D (1): 346-354 (2007)Efficient Vertical/Horizontal-Space 1D-DCT Processing Based on Massive-Parallel Matrix-Processing Engine., , , , , , , und . ISCAS, Seite 525-528. IEEE, (2007)CAM-based VLSI architecture for Huffman coding with real-time optimization of the code word table image coding example., , , , , , , und . ISCAS (5), Seite 5202-5205. IEEE, (2005)A scalable massively parallel processor for real-time image processing., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 334-335. IEEE, (2010)Interleaved-bitslice AES encryption and decryption with massive-parallel mobile embedded processor., , und . APCCAS, Seite 359-362. IEEE, (2014)