( en | de | ru )

 

Disambiguierung von "Hara, Hiroyuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 222mW H.264 Full-HD decoding application processor with x512b stacked DRAM in 40nm.

, , , , , , , , , , , , , und . ISSCC, Seite 326-327. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hiroyuki Tan

Hiroyuki Kobayashi

Sayuri Hara

Takeshi Hara

Fumio Hara

 

Weitere Publikationen von Autoren mit dem selben Namen

A 222mW H.264 Full-HD decoding application processor with x512b stacked DRAM in 40nm., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 326-327. IEEE, (2010)Classification of Driving Methods for TFT-OLEDs and Novel Proposal Using Time Ratio Grayscale and Current Uniformization., , , , , und . IEICE Trans. Electron., 88-C (11): 2043-2050 (2005)A Standard-Cell Based On-Chip NMOS and PMOS Performance Monitor for Process Variability Compensation., , , , und . IEICE Trans. Electron., 96-C (6): 894-902 (2013)Pulse-Width Modulation with Current Uniformization for TFT-OLEDs., , , , , , und . IEICE Trans. Electron., 90-C (11): 2076-2082 (2007)A swing restored pass-transistor logic-based multiply and accumulate circuit for multimedia applications., , und . IEEE J. Solid State Circuits, 31 (6): 804-809 (1996)A bitline leakage compensation scheme for low-voltage SRAMs., , , und . IEEE J. Solid State Circuits, 36 (5): 726-734 (2001)A 200 MHz 13 mm2 2-D DCT macrocell using sense-amplifying pipeline flip-flop scheme., , , , , , , , und . IEEE J. Solid State Circuits, 29 (12): 1482-1490 (Dezember 1994)A 77% energy-saving 22-transistor single-phase-clocking D-flip-flop with adaptive-coupling configuration in 40nm CMOS., , , und . ISSCC, Seite 338-340. IEEE, (2011)Conditional Data Mapping Flip-Flops for Low-Power and High-Performance Systems., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 14 (12): 1379-1383 (2006)A trimless, 0.5V-1.0V wide voltage operation, high density SRAM macro utilizing dynamic cell stability monitor and multiple memory cell access., , , , , , , , , und 2 andere Autor(en). A-SSCC, Seite 161-164. IEEE, (2011)