( en | de | ru )

 

Disambiguierung von "Mahlke, Scott A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cost Sensitive Modulo Scheduling in a Loop Accelerator Synthesis System.

, , , und . MICRO, Seite 219-232. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Reiner Mahlke

Martina Christine Scotti

Pierre-François Scotto

Peter Scott

Hugo Mahlke

 

Weitere Publikationen von Autoren mit dem selben Namen

Gadara: Dynamic Deadlock Avoidance for Multithreaded Programs., , , , und . OSDI, Seite 281-294. USENIX Association, (2008)Scratch That (But Cache This): A Hybrid Register Cache/Scratchpad for GPUs., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (11): 2779-2789 (2018)Low-cost prediction-based fault protection strategy., , , und . CGO, Seite 30-42. ACM, (2020)Cost-efficient soft error protection for embedded microprocessors., , , und . CASES, Seite 421-431. ACM, (2006)Scalable subgraph mapping for acyclic computation accelerators., , , und . CASES, Seite 147-157. ACM, (2006)Sentinel Scheduling for VLIW and Superscalar Processors., , , , , , und . ACM Trans. Comput. Syst., 11 (4): 376-408 (1993)preliminary version: ASPLOS 1992: 238-247.Embracing heterogeneity with dynamic core boosting., und . Conf. Computing Frontiers, Seite 10:1-10:10. ACM, (2014)Increasing hardware efficiency with multifunction loop accelerators., , , und . CODES+ISSS, Seite 276-281. ACM, (2006)Processor Acceleration Through Automated Instruction Set Customization., , und . MICRO, Seite 129-140. IEEE Computer Society, (2003)WarpPool: sharing requests with inter-warp coalescing for throughput processors., , , , , , und . MICRO, Seite 433-444. ACM, (2015)