( en | de | ru )

 

Disambiguierung von "Devgan, Anirudh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Closed-form delay and slew metrics made easy.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (12): 1661-1669 (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anirudh Ramachandran

 

Weitere Publikationen von Autoren mit dem selben Namen

Robust analytical gate delay modeling for low voltage circuits., , , und . ASP-DAC, Seite 61-66. IEEE, (2006)Leakage and Leakage Sensitivity Computation for Combinational Circuits., , und . J. Low Power Electron., 1 (2): 172-181 (2005)Adjoint Transient Sensitivity Computation in Piecewise Linear Simulation., , und . DAC, Seite 477-482. ACM Press, (1998)Simulation of coupling capacitances using matrix partitioning., , und . ICCAD, Seite 12-18. ACM / IEEE Computer Society, (1998)State transformation in event driven explicit simulation., und . ICCAD, Seite 289-294. IEEE Computer Society / ACM, (1997)Efficient and accurate transient simulation in charge-voltage plane.. ICCAD, Seite 110-114. IEEE Computer Society / ACM, (1995)Modeling and Design of Chip-Package Interface., , , und . ISQED, Seite 6. IEEE Computer Society, (2005)Parametric Yield Analysis and Constrained-Based Supply Voltage Optimization., , , , , und . ISQED, Seite 284-290. IEEE Computer Society, (2005)Buffer Insertion with Accurate Gate and Interconnect Delay Computation., , und . DAC, Seite 479-484. ACM Press, (1999)Efficient simulation of interconnect and mixed analog-digital circuits in ACES., und . VLSI Design, Seite 229-233. IEEE Computer Society, (1995)