( en | de | ru )

 

Disambiguierung von "Odetola, Tolulope A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
WORDA: A Winograd Offline-Runtime Decomposition Algorithm for Faster CNN Inference.

, , und . MWSCAS, Seite 46-49. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tolulope Rhoda Fadina

R. A. A. Bowler

°Ake °Akerström

Mohamed A A Anndif

Eltohamy A A Yousef

 

Weitere Publikationen von Autoren mit dem selben Namen

A Stealthy Hardware Trojan Exploiting the Architectural Vulnerability of Deep Learning Architectures: Input Interception Attack (IIA)., , und . CoRR, (2019)Hardening Hardware Accelerartor Based CNN Inference Phase Against Adversarial Noises., , und . HOST, Seite 141-144. IEEE, (2022)Development of a competitive and collaborative platform for block diagram and resistive circuit reduction in a basic electrical engineering course., , , und . EDUCON, Seite 20-24. IEEE, (2016)A Scalable Multilabel Classification to Deploy Deep Learning Architectures For Edge Devices., , und . CoRR, (2019)FM-ModComp: Feature Map Modification and Hardware-Software Co-Comparison for secure hardware accelerator-based CNN inference., , , und . Microprocess. Microsystems, (Juli 2023)FeSHI: Feature Map Based Stealthy Hardware Intrinsic Attack., , , , und . CoRR, (2021)Contact Tracing Strategies for COVID-19 Prevention and Containment: A Scoping Review., , , , , , , , , und 3 andere Autor(en). Big Data Cogn. Comput., 6 (4): 111 (2022)LaBaNI: Layer-based Noise Injection Attack on Convolutional Neural Networks., , und . ACM Great Lakes Symposium on VLSI, Seite 143-146. ACM, (2022)Deployment of Object Detection Enhanced with Multi-label Multi-classification on Edge Device., , , und . MWSCAS, Seite 986-989. IEEE, (2020)2L-3W: 2-Level 3-Way Hardware-Software Co-Verification for the Mapping of Deep Learning Architecture (DLA) onto FPGA Boards., , und . CoRR, (2019)