( en | de | ru )

 

Disambiguierung von "Tanzawa, Toru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimization of word-line booster circuits for low-voltage flash memories.

, und . IEEE J. Solid State Circuits, 34 (8): 1091-1098 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Toru Nomura

Toru Matsuyama

Toru Kashima

Richard Heinrich Torunsky

Ahmet Refah Torun

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of a sense circuit for low-voltage flash memories., , , und . IEEE J. Solid State Circuits, 35 (10): 1415-1421 (2000)A multipage cell architecture for high-speed programming multilevel NAND flash memories., , und . IEEE J. Solid State Circuits, 33 (8): 1228-1238 (1998)A 2V 3.8µW Fully-Integrated Clocked AC-DC Charge Pump with 0.5V 500Ω Vibration Energy Harvester., und . APCCAS, Seite 329-332. IEEE, (2019)High-voltage transistor scaling circuit techniques for high-density negative-gate channel-erasing NOR flash memories., , , und . IEEE J. Solid State Circuits, 37 (10): 1318-1325 (2002)A CMOS bandgap reference circuit with sub-1-V operation., , , , , , und . IEEE J. Solid State Circuits, 34 (5): 670-674 (1999)A temperature compensation word-line voltage generator for multi-level cell NAND Flash memories., , , , , , , , und . ESSCIRC, Seite 106-109. IEEE, (2010)Dickson Charge Pump Circuit Design with Parasitic Resistance in Power Lines.. ISCAS, Seite 1763-1766. IEEE, (2009)An analytical model of AC-DC voltage multipliers.. ICECS, Seite 323-326. IEEE, (2014)Design challenge in 3D NAND technology: A 4.8X area- and 1.3X power-efficient 20V charge pump using tier capacitors., , , , , und . A-SSCC, Seite 165-168. IEEE, (2016)A 44-mm2 four-bank eight-word page-read 64-Mb flash memory with flexible block redundancy and fast accurate word-line voltage controller., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 37 (11): 1485-1492 (2002)