Autor der Publikation

Data-reuse exploration under an on-chip memory constraint for low-power FPGA-based systems.

, , , und . IET Comput. Digit. Tech., 3 (3): 235-246 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Power Efficient Hierarchical Scheduling for DSP Transformations., , und . VLSI Design, 14 (2): 203-217 (2002)Memory accesses reordering for interconnect power reduction in sum-of-products computations., , , , und . IEEE Trans. Signal Process., 50 (11): 2889-2899 (2002)Implementation of Wireless Communications Systems on FPGA-Based Platforms., und . EURASIP J. Embed. Syst., (2007)Υψηλού επιπέδου μέθοδοι μείωσης της κατανάλωσης ενέργειας σε εφαρμογές πολυμέσων. University of Patras, Greece, (2000)National Archive of PhD Theses: oai:10442/31102.Efficient Hardware Looping Units for FPGAs., und . ISVLSI, Seite 35-40. IEEE Computer Society, (2010)Automatic Generation of Code Analysis Tools: The CastQL Approach., , , und . RWDSL@CGO, Seite 3:1-3:10. ACM, (2016)Reuse distance analysis for locality optimization in loop-dominated applications., , und . DATE, Seite 1237-1240. ACM, (2015)Dynamic source code analysis for memory hierarchy optimization in multimedia applications., , , und . DASIP, Seite 343-344. IEEE, (2013)System Level Design of Complex Hardware Applications Using ImpulseC., , und . ISVLSI, Seite 473-474. IEEE Computer Society, (2010)A Locality Optimizer for Loop-dominated Applications Based on Reuse Distance Analysis., , , und . ACM Trans. Design Autom. Electr. Syst., 25 (6): 51:1-51:26 (2020)