( en | de | ru )

 

Disambiguierung von "Brisk, Philip"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Arbitrary Precision and Complexity Tradeoffs for Gate-Level Information Flow Tracking.

, , , , , und . DAC, Seite 5:1-5:6. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Paul Brisken

Magnus Briskorn

Rudolf Briske

Ana Briski

Kathrin Brisken

 

Weitere Publikationen von Autoren mit dem selben Namen

A Low-Cost Field-Programmable Pin-Constrained Digital Microfluidic Biochip., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (11): 1657-1670 (2014)Reducing Microfluidic Very Large Scale Integration (mVLSI) Chip Area by Seam Carving., , und . ACM Great Lakes Symposium on VLSI, Seite 459-462. ACM, (2017)Reducing the pressure on routing resources of FPGAs with generic logic chains., , , und . FPGA, Seite 237-246. ACM, (2011)Reducing the cost of floating-point mantissa alignment and normalization in FPGAs., , , , , und . FPGA, Seite 255-264. ACM, (2012)Path scheduling on digital microfluidic biochips., und . DAC, Seite 26-35. ACM, (2012)MPSoC Design Using Application-Specific Architecturally Visible Communication., , , und . HiPEAC, Volume 5409 von Lecture Notes in Computer Science, Seite 183-197. Springer, (2009)Exploiting fast carry-chains of FPGAs for designing compressor trees., , und . FPL, Seite 242-249. IEEE, (2009)Data-Flow Transformations to Maximize the Use of Carry-Save Representation in Arithmetic Circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (10): 1761-1774 (2008)Dynamic Radial Placement and Routing in Paper Microfluidics., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (10): 1971-1984 (2021)Reducing Microfluidic Very Large-Scale Integration (mVLSI) Chip Area by Seam Carving., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (10): 2104-2116 (2021)