Autor der Publikation

Redundant Neurons and Shared Redundant Synapses for Robust Memristor-based DNNs with Reduced Overhead.

, , , und . ACM Great Lakes Symposium on VLSI, Seite 339-344. ACM, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Spin Neurons: A Possible Path to Energy-Efficient Neuromorphic Computers., , und . CoRR, (2013)Design and Synthesis of Ultra Low Energy Spin-Memristor Threshold Logic., , und . CoRR, (2014)IMC: energy-efficient in-memory convolver for accelerating binarized deep neural network., und . NCS, Seite 3:1-3:8. ACM, (2017)CMP-PIM: an energy-efficient comparator-based processing-in-memory neural network accelerator., , , und . DAC, Seite 105:1-105:6. ACM, (2018)Hierarchical Temporal Memory Based on Spin-Neurons and Resistive Memory for Energy-Efficient Brain-Inspired Computing., , , und . IEEE Trans. Neural Networks Learn. Syst., 27 (9): 1907-1919 (2016)GraphS: A Graph Processing Accelerator Leveraging SOT-MRAM., , , und . DATE, Seite 378-383. IEEE, (2019)Artificial Neuron using Ag/2D-MoS2/Au Threshold Switching Memristor., , , , , , , , , und . DRC, Seite 193-194. IEEE, (2019)Voltage-Based Concatenatable Full Adder Using Spin Hall Effect Switching., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (12): 2134-2138 (2017)Leveraging spintronic devices for ultra-low power in-memory computing: Logic and neural network., , und . MWSCAS, Seite 1109-1112. IEEE, (2017)RADAR: Run-time Adversarial Weight Attack Detection and Accuracy Recovery., , , , und . DATE, Seite 790-795. IEEE, (2021)