( en | de | ru )

 

Disambiguierung von "Acosta, Antonio J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.2V 5.14mW quadrature frequency synthesizer in 90nm CMOS technology for 2.4GHz ZigBee applications.

, , , , , , , und . APCCAS, Seite 1252-1255. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Antonio J Levy

Antonio F J Bellote

Ursula Acosta

Lisette Acosta

Oscar Acosta

 

Weitere Publikationen von Autoren mit dem selben Namen

SODS: a new CMOS differential-type structure., , , , und . IEEE J. Solid State Circuits, 30 (7): 835-838 (Juli 1995)A switching noise vision of the optimization techniques for low-power synthesis., , , und . ECCTD, Seite 156-159. IEEE, (2007)Inertial and degradation delay model for CMOS logic gates., , , , und . ISCAS, Seite 459-462. IEEE, (2000)HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model., , , , und . DATE, Seite 467-471. IEEE Computer Society, (2001)Analog/mixed-signal IP modeling for design reuse., , , und . DATE, Seite 766-767. IEEE Computer Society, (2001)ASIC-in-the-loop methodology for verification of piecewise affine controllers., , , , , und . ICECS, Seite 388-391. IEEE, (2012)A New Faster Method for Calculating the Resolution Coefficient of CMOS Latches: Design of an Optimum Latch., , , , , und . ISCAS, Seite 2019-2022. IEEE, (1993)Degradation Delay Model Extension to CMOS Gates., , , , und . PATMOS, Volume 1918 von Lecture Notes in Computer Science, Seite 149-158. Springer, (2000)Low-Power Differential Logic Gates for DPA Resistant Circuits., , und . DSD, Seite 671-674. IEEE Computer Society, (2014)Application specific integrated circuit solution for multi-input multi-output piecewise-affine functions., , , , und . Int. J. Circuit Theory Appl., 44 (1): 4-20 (2016)