Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Robust-by-Design Classification via Unitary-Gradient Neural Networks., , , und . AAAI, Seite 14729-14737. AAAI Press, (2023)SPHERE: A Multi-SoC Architecture for Next-Generation Cyber-Physical Systems Based on Heterogeneous Platforms., , , , , , , , , und 7 andere Autor(en). IEEE Access, (2021)Towards the Hypervision of Hardware-based Control Flow Integrity for Arm Platforms., , , und . ITASEC, Volume 2315 von CEUR Workshop Proceedings, CEUR-WS.org, (2019)Virtualized DDS Communication for Multi-Domain Systems: Architecture and Performance Evaluation of Design Alternatives., , , und . RTAS, Seite 316-328. IEEE, (2023)ARTe: Providing real-time multitasking to Arduino., , , , , , , und . J. Syst. Softw., (2022)Optimal Memory Allocation and Scheduling for DMA Data Transfers under the LET Paradigm., , , und . DAC, Seite 1171-1176. IEEE, (2021)AXI HyperConnect: A Predictable, Hypervisor-level Interconnect for Hardware Accelerators in FPGA SoC., , , , und . DAC, Seite 1-6. IEEE, (2020)Event-Driven Delay-Induced Tasks: Model, Analysis, and Applications., , , und . RTAS, Seite 53-65. IEEE, (2021)Latency Analysis of I/O Virtualization Techniques in Hypervisor-Based Real-Time Systems., , , und . RTAS, Seite 306-319. IEEE, (2021)Optimizing the Functional Deployment on Multicore Platforms with Logical Execution Time., , und . RTSS, Seite 207-219. IEEE, (2019)