( en | de | ru )

 

Disambiguierung von "Filippas, Dionysios"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Exploiting data encoding and reordering for low-power streaming in systolic arrays.

, , , und . Microprocess. Microsystems, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dionysios Chalkomatas

Dionysios Basdekis

Dionysios Gliatis

Dionysios Logothetis

Dionysios Antonopulos

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-Cost Online Convolution Checksum Checker., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 30 (2): 201-212 (2022)Error Checking for Sparse Systolic Tensor Arrays., , und . CoRR, (2024)ArrayFlex: A Systolic Array Architecture with Configurable Transparent Pipelining., , , , und . CoRR, (2022)Streaming Dilated Convolution Engine., , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (3): 401-405 (März 2023)LeapConv: An Energy-Efficient Streaming Convolution Engine with Reconfigurable Stride., , und . ISVLSI, Seite 200-205. IEEE, (2022)Reduced-Precision Floating-Point Arithmetic in Systolic Arrays with Skewed Pipelines., , , und . AICAS, Seite 1-5. IEEE, (2023)ArrayFlex: A Systolic Array Architecture with Configurable Transparent Pipelining., , , , und . DATE, Seite 1-6. IEEE, (2023)A High-Level Synthesis Library for Synthesizing Efficient and Functional-Safe CNN Dataflow Accelerators., , , , , , und . IEEE Access, (2024)Synthesis of Approximate Parallel-Prefix Adders., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (11): 1686-1699 (November 2023)Exploiting data encoding and reordering for low-power streaming in systolic arrays., , , und . Microprocess. Microsystems, (2023)