( en | de | ru )

 

Disambiguierung von "Shimazaki, Yasuhisa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 33kDMIPS 6.4W Vehicle Communication Gateway Processor Achieving 10Gbps/W Network Routing, 40ms CAN Bus Start-Up and 1.4mW Standby Power.

, , , , , , , und . ISSCC, Seite 240-241. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yukihiro Yasuhisa

Yasuhisa Ichihashi

Yasuhisa Tsuda

 

Weitere Publikationen von Autoren mit dem selben Namen

65nm Low-Power High-Density SRAM Operable at 1.0V under 3σ Systematic Variation Using Separate Vth Monitoring and Body Bias for NMOS and PMOS., , , und . ISSCC, Seite 384-385. IEEE, (2008)A 28nm 600MHz Automotive Flash Microcontroller with Virtualization-Assisted Processor for Next-Generation Automotive Architecture Complying with ISO26262 ASIL-D., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 54-56. IEEE, (2019)Session 8 overview: Digital PLLs and security circuits., , und . ISSCC, Seite 140-141. IEEE, (2017)3.5 A 40nm flash microcontroller with 0.80µs field-oriented-control intelligent motor timer and functional safety system for next-generation EV/HEV., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 58-59. IEEE, (2017)A 28-nm Automotive Flash Microcontroller With Virtualization-Assisted Processor Supporting ISO26262 ASIL D., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 55 (1): 133-144 (2020)A 33kDMIPS 6.4W Vehicle Communication Gateway Processor Achieving 10Gbps/W Network Routing, 40ms CAN Bus Start-Up and 1.4mW Standby Power., , , , , , , und . ISSCC, Seite 240-241. IEEE, (2023)A 40-nm low-power SRAM with multi-stage replica-bitline technique for reducing timing variation., , , , , und . CICC, Seite 701-704. IEEE, (2009)A 0.41 µA Standby Leakage 32 kb Embedded SRAM with Low-Voltage Resume-Standby Utilizing All Digital Current Comparator in 28 nm HKMG CMOS., , , , , , und . IEEE J. Solid State Circuits, 48 (4): 917-923 (2013)3-D System Integration of Processor and Multi-Stacked SRAMs Using Inductive-Coupling Link., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 45 (4): 856-862 (2010)90-nm process-variation adaptive embedded SRAM modules with power-line-floating write technique., , , , , , , und . IEEE J. Solid State Circuits, 41 (3): 705-711 (2006)