( en | de | ru )

 

Disambiguierung von "Rajwar, Ravi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Checkpoint Processing and Recovery: Towards Scalable Large Instruction Window Processors.

, , und . MICRO, Seite 423-. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ravi Walli

Mylapore Ravi

Holger Raviol

Jewgeni Ravik

Samatha Ravipati

 

Weitere Publikationen von Autoren mit dem selben Namen

Continual Flow Pipelines: Achieving Resource-Efficient Latency Tolerance., , , , und . IEEE Micro, 24 (6): 62-73 (2004)Transactional memory and the birthday paradox., und . SPAA, Seite 303-304. ACM, (2007)Improving the Throughput of Synchronization by Insertion of Delays., , und . HPCA, Seite 168-179. IEEE Computer Society, (2000)Transactional Memory, 2nd Edition, , und . Synthesis Lectures on Computer Architecture Morgan & Claypool Publishers, (2010)An Architectural Evaluation of Java TPC-W., , , und . HPCA, Seite 229-240. IEEE Computer Society, (2001)Towards an Adaptable Systems Architecture for Memory Tiering at Warehouse-Scale., , , , , , , , , und 8 andere Autor(en). ASPLOS (3), Seite 727-741. ACM, (2023)Checkpoint Processing and Recovery: Towards Scalable Large Instruction Window Processors., , und . MICRO, Seite 423-. IEEE Computer Society, (2003)Scalable Load and Store Processing in Latency-Tolerant Processors., , , , und . IEEE Micro, 26 (1): 30-39 (2006)Performance evaluation of Intel® transactional synchronization extensions for high-performance computing., , , und . SC, Seite 19:1-19:11. ACM, (2013)Inferential queueing and speculative push for reducing critical communication latencies., , und . ICS, Seite 273-284. ACM, (2003)