Autor der Publikation

Experience in critical path selection for deep sub-micron delay test and timing validation.

, , , und . ASP-DAC, Seite 751-756. ACM, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Estimation for maximum instantaneous current through supply lines for CMOS circuits., , und . IEEE Trans. Very Large Scale Integr. Syst., 8 (1): 61-73 (2000)Testable Path Delay Fault Cover for Sequential Circuits., , und . J. Inf. Sci. Eng., 16 (5): 673-686 (2000)New Challenges in Delay Testing of Nanometer, Multigigahertz Designs., , , und . IEEE Des. Test Comput., 21 (3): 241-247 (2004)Diagnosis-Based Post-Silicon Timing Validation Using Statistical Tools and Methodologies., , , und . ITC, Seite 339-348. IEEE Computer Society, (2003)HyAC: A Hybrid Structural SAT Based ATPG for Crosstalk., , und . ITC, Seite 112-121. IEEE Computer Society, (2003)Test program synthesis for path delay faults in microprocessor cores., , und . ITC, Seite 1080-1089. IEEE Computer Society, (2000)Testing High Speed VLSI Devices Using Slower Testers., , und . VTS, Seite 16-21. IEEE Computer Society, (1999)On Testing the Path Delay Faults of a Microprocessor Using its Instruction Set., , und . VTS, Seite 15-22. IEEE Computer Society, (2000)Embedded Software-Based Self-Test for Programmable Core-Based Designs., , , , und . IEEE Des. Test Comput., 19 (4): 18-27 (2002)Fast Statistical Timing Analysis By Probabilistic Event Propagation., , , und . DAC, Seite 661-666. ACM, (2001)