( en | de | ru )

 

Disambiguierung von "Schutt-Ainé, José E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PAM-4 Behavioral Modeling using Machine Learning via Laguerre-Volterra Expansion.

, , und . LASCAS, Seite 1-4. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Manuel Coutinho e Castro

Humberto Jorge José

Áine MacDermott

Adrian Ainetschian

Aine Paor

 

Weitere Publikationen von Autoren mit dem selben Namen

Difference Model Approach for the Transient Simulation of Transmission Lines., und . ISCAS, Seite 1547-1550. IEEE, (1993)An Improved Algorithm for Drift Diffusion Transport and Its Application on Large Scale Parallel Simulation of Resistive Random Access Memory Arrays., , , , , , und . IEEE Access, (2019)PAM-4 Behavioral Modeling using Machine Learning via Laguerre-Volterra Expansion., , und . LASCAS, Seite 1-4. IEEE, (2020)Modeling Interconnections with Nonlinear Discontinuities., und . ISCAS, Seite 2122-2124. IEEE, (1993)Scanning the issue interconnections - addressing the next challenge of IC technology (part II: design, characterization, and modeling)., und . Proc. IEEE, 89 (5): 583-585 (2001)Phase-locked loop simulations using the latency insertion method., und . LASCAS, Seite 1-4. IEEE, (2013)Topological realizability conditions and their interpretation for admittance matrices of an MTL system with mode delays., und . J. Frankl. Inst., 344 (6): 912-917 (2007)Fast Transient Simulation of High-Speed Channels Using Recurrent Neural Network., , , und . CoRR, (2019)Modeling and Analysis of Spike Signal Sequence for Memristor Crossbar Array in Neuromorphic Chips., , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (6): 2271-2282 (2023)A 10-Gb/s/ch, 0.6-pJ/bit/mm Power Scalable Rapid-ON/OFF Transceiver for On-Chip Energy Proportional Interconnects., , , , und . IEEE J. Solid State Circuits, 53 (3): 873-883 (2018)