( en | de | ru )

 

Disambiguierung von "sun Seo, Jae"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Compressing LSTM Networks with Hierarchical Coarse-Grain Sparsity.

, , , , und . INTERSPEECH, Seite 21-25. ISCA, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sun-Aea Seo

Sun-Jae Lee

Sun-Jae Song

Jae-Sun Kim

Jae Sun Gross-Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Fully-integrated switched-capacitor voltage regulator with on-chip current-sensing and workload optimization in 32nm SOI CMOS., , , , und . ISLPED, Seite 140-145. IEEE, (2015)A 8.93-TOPS/W LSTM Recurrent Neural Network Accelerator Featuring Hierarchical Coarse-Grain Sparsity With All Parameters Stored On-Chip., , , und . ESSCIRC, Seite 119-122. IEEE, (2019)A Fixed-Point Neural Network Architecture for Speech Applications on Resource Constrained Hardware., , , , , , , und . J. Signal Process. Syst., 90 (5): 727-741 (2018)Deep Convolutional Neural Network Accelerator Featuring Conditional Computing and Low External Memory Access., und . CICC, Seite 1-4. IEEE, (2020)An On-Chip Learning Accelerator for Spiking Neural Networks using STT-RAM Crossbar Arrays., , , und . DATE, Seite 1019-1024. IEEE, (2020)Optimizing the Convolution Operation to Accelerate Deep Neural Networks on FPGA., , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (7): 1354-1367 (2018)In situ delay-slack monitor for high-performance processors using an all-digital self-calibrating 5ps resolution time-to-digital converter., , , , , , und . ISSCC, Seite 188-189. IEEE, (2010)Cases for Analog Mixed Signal Computing Integrated Circuits for Deep Neural Networks., , , , und . VLSI-DAT, Seite 1-2. IEEE, (2019)A 2.5 mW 80 dB DR 36 dB SNDR 22 MS/s Logarithmic Pipeline ADC., , , , , , und . IEEE J. Solid State Circuits, 44 (10): 2755-2765 (2009)C3SRAM: An In-Memory-Computing SRAM Macro Based on Robust Capacitive Coupling Computing Mechanism., , , und . IEEE J. Solid State Circuits, 55 (7): 1888-1897 (2020)