Autor der Publikation

Microarchitecture-Aware Code Generation for Deep Learning on Single-ISA Heterogeneous Multi-Core Mobile Processors.

, , , und . IEEE Access, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design techniques for ultra-efficient computing.. ISOCC, Seite 87-88. IEEE, (2016)Enhancing Reliability of Analog Neural Network Processors., , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (6): 1455-1459 (2019)Improving GPU Multitasking Efficiency Using Dynamic Resource Sharing., , , , und . IEEE Comput. Archit. Lett., 18 (1): 1-5 (2019)A 270-mA Self-Calibrating-Clocked Output-Capacitor-Free LDO With 0.15-1.15V Output Range and 0.183-fs FoM., und . IEEE Trans. Very Large Scale Integr. Syst., 30 (9): 1269-1280 (2022)Curriculum Reinforcement Learning From Avoiding Collisions to Navigating Among Movable Obstacles in Diverse Environments., , , , , , , und . IEEE Robotics Autom. Lett., 8 (5): 2740-2747 (Mai 2023)A 65nm 0.6-1.2V Low-Dropout Regulator Using Voltage-Difference-to-Time Converter With Direct Output Feedback., , und . IEEE Trans. Circuits Syst. II Express Briefs, 68 (1): 67-71 (2021)Real-Time Denoising and Dereverberation wtih Tiny Recurrent U-Net., , , , , und . ICASSP, Seite 5789-5793. IEEE, (2021)Learning with Auxiliary Activation for Memory-Efficient Training., und . ICLR, OpenReview.net, (2023)A 128-channel spike sorting processor featuring 0.175 µW and 0.0033 mm2 per channel in 65-nm CMOS., , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)Circuit techniques for miniaturized biomedical sensors., , , , , , , , , und 5 andere Autor(en). CICC, Seite 1-7. IEEE, (2014)