Autor der Publikation

Power estimation in global interconnects and its reduction using a novel repeater optimization methodology.

, , und . DAC, Seite 461-466. ACM, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Single amplifier bi-quadratic filter topologies in transimpedance configuration., , und . ISCAS (1), Seite 820-823. IEEE, (2005)A current mode 2.4 GHz direct conversion receiver., , und . ISCAS (5), Seite 5039-5042. IEEE, (2005)A 6mW 480MHz continuous time ΣΔ modulator with 65dB DR over 5MHz bandwidth in 65nm CMOS., , , , , und . ISCAS, Seite 3989-3992. IEEE, (2010)On the Spectral Tones in a Digital-Analog Converter Due to Mismatch and Flicker Noise., und . IEEE Trans. Circuits Syst. II Express Briefs, 55-II (7): 619-623 (2008)Development of a Doctor Rating criteria for a Medical Tourism Portal., , , , , und . ECIS, Seite Research Paper 72. (2016)Simultaneous Module Selection and Scheduling for Power-Constrained Testing of Core Based Systems., , und . VLSI Design, Seite 462-467. IEEE Computer Society, (2000)Single Amplifier Bi-Quadratic Filter Topologies in Transimpedance Configuration., , und . IEEE Trans. Circuits Syst. II Express Briefs, 55-II (6): 502-506 (2008)A full-duplex 10GBase-T transmitter hybrid with SFDR >65dBc Over 1 to 400MHz in 40nm CMOS., und . ISSCC, Seite 144-146. IEEE, (2011)Power estimation in global interconnects and its reduction using a novel repeater optimization methodology., , und . DAC, Seite 461-466. ACM, (2002)A Polynomial-Time Algorithm for Power Constrained Testing of Core Based Systems., , und . Asian Test Symposium, Seite 107-112. IEEE Computer Society, (1999)