( en | de | ru )

 

Disambiguierung von "Yin, Shouyi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Exploration of Benes Network in Cryptographic Processors: A Random Infection Countermeasure for Block Ciphers Against Fault Attacks.

, , , , , , und . IEEE Trans. Inf. Forensics Secur., 12 (2): 309-322 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shouyi Zhang

Shouyi Zhang

Lu Yin

Renfu Yin

Li Yin

 

Weitere Publikationen von Autoren mit dem selben Namen

Affine transformations for communication and reconfiguration optimization of loops on CGRAs., , , und . ISCAS, Seite 2541-2544. IEEE, (2013)Memory fartitioning-based modulo scheduling for high-level synthesis., , , , , und . ISCAS, Seite 1-4. IEEE, (2017)A Lifetime Reliability-Constrained Runtime Mapping for Throughput Optimization in Many-Core Systems., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (9): 1771-1784 (2019)Efficient Scheduling of Irregular Network Structures on CNN Accelerators., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (11): 3408-3419 (2020)A Coarse-Grained Reconfigurable Architecture for Compute-Intensive MapReduce Acceleration., , , , und . IEEE Comput. Archit. Lett., 15 (2): 69-72 (2016)A 2.92-Gb/s/W and 0.43-Gb/s/MG Flexible and Scalable CGRA-Based Baseband Processor for Massive MIMO Detection., , , , und . IEEE J. Solid State Circuits, 55 (2): 505-519 (2020)Trainer: An Energy-Efficient Edge-Device Training Processor Supporting Dynamic Weight Pruning., , , , , , , , und . IEEE J. Solid State Circuits, 57 (10): 3164-3178 (2022)A 12.1 TOPS/W Quantized Network Acceleration Processor With Effective-Weight-Based Convolution and Error-Compensation-Based Prediction., , , , , , , und . IEEE J. Solid State Circuits, 57 (5): 1542-1557 (2022)Data cache prefetching via context directed pattern matching for coarse-grained reconfigurable arrays., , , und . DAC, Seite 64:1-64:6. ACM, (2016)LCP: a layer clusters paralleling mapping method for accelerating inception and residual networks on FPGA., , , , , und . DAC, Seite 16:1-16:6. ACM, (2018)