( en | de | ru )

 

Disambiguierung von "Liu, Leibo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel Composite Method to Accelerate Control Flow on Reconfigurable Architecture (Abstract Only).

, , , , und . FPGA, Seite 270. ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Liu

Liu Liu

Liu Liu

Thomas Leibohm

Yeshayahu Leibowitz

 

Weitere Publikationen von Autoren mit dem selben Namen

An uneven-dual-core processor based mobile platform for facilitating the collaboration among various embedded electronic devices., , , , und . IEEE Trans. Consumer Electronics, 60 (1): 137-145 (2014)CWFP: Novel Collective Writeback and Fill Policy for Last-Level DRAM Cache., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (7): 2548-2561 (2016)Stochastic Analysis of Multiplex Boolean Networks for Understanding Epidemic Propagation., , , , und . IEEE Access, (2018)Non-Volatile Approximate Arithmetic Circuits Using Scalable Hybrid Spin-CMOS Majority Gates., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (3): 1217-1230 (2021)PL-NPU: An Energy-Efficient Edge-Device DNN Training Processor With Posit-Based Logarithm-Domain Computing., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (10): 4042-4055 (2022)An Elastic Task Scheduling Scheme on Coarse-Grained Reconfigurable Architectures., , , , , , , , und . IEEE Trans. Parallel Distributed Syst., 32 (12): 3066-3080 (2021)A Face Alignment Accelerator Based on Optimized Coarse-to-Fine Shape Searching., , , , , , , und . IEEE Trans. Circuits Syst. Video Technol., 29 (8): 2467-2481 (2019)Gradient Descent Using Stochastic Circuits for Efficient Training of Learning Machines., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (11): 2530-2541 (2018)BitCluster: Fine-Grained Weight Quantization for Load-Balanced Bit-Serial Neural Network Accelerators., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (11): 4747-4757 (2022)SDP: Co-Designing Algorithm, Dataflow, and Architecture for In-SRAM Sparse NN Acceleration., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (1): 109-121 (2023)