( en | de | ru )

 

Disambiguierung von "Roohi, Arman"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fiji-FIN: A Fault Injection Framework on Quantized Neural Network Inference Accelerator.

, , , und . ICMLA, Seite 1139-1144. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Farnoosh Roohi

Michael Armann

Beate Arman

Alexandre Armand

Rüdiger Armann

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Verification of New n-Bit Quantum-Dot Synchronous Counters Using Majority Function-Based JK Flip-Flops., , , , und . J. Circuits Syst. Comput., 24 (10): 1550153:1-1550153:17 (2015)Synthesis of normally-off boolean circuits: An evolutionary optimization approach utilizing spintronic devices., , und . ISQED, Seite 49-54. IEEE, (2018)Heterogeneous energy-sparing reconfigurable logic: spin-based storage and CNFET-based multiplexing., , , und . IET Circuits Devices Syst., 11 (3): 274-279 (2017)SHIELDeNN: Online Accelerated Framework for Fault-Tolerant Deep Neural Network Architectures., , , , , und . DAC, Seite 1-6. IEEE, (2020)Enabling Efficient Training of Convolutional Neural Networks for Histopathology Images., , und . ICIAP Workshops (1), Volume 13373 von Lecture Notes in Computer Science, Seite 533-544. Springer, (2022)DIAC: Design Exploration of Intermittent-Aware Computing Realizing Batteryless Systems., , und . CoRR, (2023)A Near-Sensor Processing Accelerator for Approximate Local Binary Pattern Networks., , , und . CoRR, (2022)Efficient Targeted Bit-Flip Attack Against the Local Binary Pattern Network., und . HOST, Seite 89-92. IEEE, (2022)Deep Mapper: A Multi-Channel Single-Cycle Near-Sensor DNN Accelerator., , , , , , und . ICRC, Seite 1-5. IEEE, (2023)Scalable Adaptive Spintronic Reconfigurable Logic Using Area-Matched MTJ Design., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (7): 678-682 (2016)