( en | de | ru )

 

Disambiguierung von "Park, Dae-Woong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 67-mW D-Band FMCW I/Q Radar Receiver With an N-Path Spillover Notch Filter in 28-nm CMOS.

, , , , , , , und . IEEE J. Solid State Circuits, 57 (7): 1982-1996 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dae-Hi Park

Dae-Ho Cho

Ji-Woong Lee

Soo-Woong Han

Eugen Ferdinand Daecke

 

Weitere Publikationen von Autoren mit dem selben Namen

A 67-mW D-Band FMCW I/Q Radar Receiver With an N-Path Spillover Notch Filter in 28-nm CMOS., , , , , , , und . IEEE J. Solid State Circuits, 57 (7): 1982-1996 (2022)A 230-260GHz wideband amplifier in 65nm CMOS based on dual-peak Gmax-core., , , und . ASP-DAC, Seite 301-302. IEEE, (2018)A D-Band Power Amplifier in 65-nm CMOS by Adopting Simultaneous Output Power-and Gain-Matched Gmax-Core., , , , und . IEEE Access, (2021)A D-Band Low-Power and High-Efficiency Frequency Multiply-by-9 FMCW Radar Transmitter in 28-nm CMOS., , , , , , , und . IEEE J. Solid State Circuits, 57 (7): 2114-2129 (2022)A 67mW D-band FMCW I/Q Radar Receiver with an N-path Spillover Notch Filter in 28nm CMOS., , , , , , und . ESSCIRC, Seite 471-474. IEEE, (2021)Design of High-Gain Sub-THz Regenerative Amplifiers Based on Double-Gmax Gain Boosting Technique., , , , , und . IEEE J. Solid State Circuits, 56 (11): 3388-3398 (2021)A 293/440 GHz Push-Push Double Feedback Oscillators with 5.0/-3.9 dBm Output Power and 2.9/0.6 % DC-to-RF Efficiency in 65 nm CMOS., , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)A 247 and 272 GHz Two-Stage Regenerative Amplifiers in 65 nm CMOS with 18 and 15 dB Gain Based on Double-Gmax Gain Boosting Technique., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)0.5 and 1.5 THz monolithic imagers in a 65 nm CMOS adopting a VCO-based signal processing., , , , , und . A-SSCC, Seite 149-152. IEEE, (2017)H-Band Power Amplifiers in 65-nm CMOS by Adopting Output Power Maximized Gmax-Core and Transmission Line-Based Zero-Degree Power Combining Networks., , und . IEEE J. Solid State Circuits, 58 (11): 3089-3102 (November 2023)