Autor der Publikation

An 11-b 300-MS/s Double-Sampling Pipelined ADC With On-Chip Digital Calibration for Memory Effects.

, , , und . IEEE J. Solid State Circuits, 47 (11): 2773-2782 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Experimental Exploration of the Backside ESD Impacts on an IC Chip in Flip Chip Packaging., , , , , , , , , und . IEICE Trans. Electron., 106 (10): 556-564 (Oktober 2023)Physical Attack Protection Techniques for IC Chip Level Hardware Security., , und . IEEE Trans. Very Large Scale Integr. Syst., 30 (1): 5-14 (2022)Characterization of Backside ESD Impacts on Integrated Circuits., , , , , und . IRPS, Seite 1-6. IEEE, (2023)Over-the-top Si Interposer Embedding Backside Buried Metal PDN to Reduce Power Supply Impedance of Large Scale Digital ICs., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2019)On-Chip Physical Attack Protection Circuits for Hardware Security : Invited Paper., , und . CICC, Seite 1-6. IEEE, (2019)A 1 mm Pitch 80 × 80 Channel 322 Hz Frame-Rate Multitouch Distribution Sensor With Two-Step Dual-Mode Capacitance Scan., , , , , , und . IEEE J. Solid State Circuits, 50 (11): 2741-2749 (2015)A Si-Backside Protection Circuits Against Physical Security Attacks on Flip-Chip Devices., , , , , , , , und . A-SSCC, Seite 25-28. IEEE, (2019)A Triturated Sensing System., , , , , , , und . ISSCC, Seite 216-217. IEEE, (2023)A 97.99 dB SNDR, 2 kHz BW, 37.1 µW noise-shaping SAR ADC with dynamic element matching and modulation dither effect., , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)A 2-GS/s 8-bit Time-Interleaved SAR ADC for Millimeter-Wave Pulsed Radar Baseband SoC., , und . IEEE J. Solid State Circuits, 52 (10): 2712-2720 (2017)