( en | de | ru )

 

Disambiguierung von "Agarwal, Alpana"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Functional validation of highly synthesizable voltage comparator on FPGA.

, , , und . Integr., (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alpana Bhatt

Suman Agarwal

Swarna Agarwal

Seema Agarwal

Jugalkishor Agarwal

 

Weitere Publikationen von Autoren mit dem selben Namen

A High Resolution and Low Jitter 5-Bit Flash TDC Architecture for High Speed Intelligent Systems., , und . IntelliSys (1), Volume 1037 von Advances in Intelligent Systems and Computing, Seite 266-275. Springer, (2019)Functional validation of highly synthesizable voltage comparator on FPGA., , , und . Integr., (2022)Bidirectional transfer learning model for sentiment analysis of natural language., , und . J. Ambient Intell. Humaniz. Comput., 12 (11): 10267-10287 (2021)A Combined CMOS Reference Circuit with Supply and Temperature Compensation., und . VDAT, Volume 382 von Communications in Computer and Information Science, Seite 177-184. Springer, (2013)A 2.3 mW Multi-Frequency Clock Generator with -137 dBc/Hz Phase Noise VCO in 180 nm Digital CMOS Technology., , und . Journal of Circuits, Systems, and Computers, 29 (8): 2050130:1-2050130:15 (2020)A Wide Frequency Range Low Jitter Integer PLL with Switch and Inverter Based CP in 0.18 μm CMOS Technology., , und . J. Circuits Syst. Comput., 29 (9): 2050142:1-2050142:22 (2020)Entropy optimized semi-supervised decomposed vector-quantized variational autoencoder model based on transfer learning for multiclass text classification and generation., , und . CoRR, (2021)Carry Circuitry for LUT-Based FPGA., und . VLSI Design, Seite 731-734. IEEE Computer Society, (2004)A 1 μs Locking Time Dual Loop ADPLL with Foreground Calibration-Based 6 ps Resolution Flash TDC in 180 nm CMOS., , und . Circuits Syst. Signal Process., 41 (3): 1299-1323 (2022)A Scalable Fully-Digital Differential Analog Voltage Comparator., , und . J. Circuits Syst. Comput., 31 (4): 2250059:1-2250059:25 (2022)